

## TRANSMISSION TYPE DISPLAY DEVICE

**Publication number: JP9043639**

**Publication date:** 1997-02-14

**Inventor:** SATO TAKUO

**Applicant:** SONY CORP

**Classification:**

**- International:** **G02F1/1362; G02F1/13; (IPC1-7): G02F1/136; G09F9/30**

**- european:** G02F1/1362B

**Application number: JP19950215384 19950731**

**Priority number(s):** JP19950215384 19950731

**Also published as:**



EP0762180 (A1)


US5818552 (A1)

EP0762180 (B1)

**Report a data error here**

## Abstract of JP9043639

**PROBLEM TO BE SOLVED:** To prevent a contrast from lowering caused by multipath reflection by providing a black matrix structure at a driving substrate. **SOLUTION:** A driving substrate 1 positioned at the side of outgoing light of a transmission type display device has a group of pixels 4 which is a structural unit including a pixel electrode 6 and a switching element 7, and a black matrix shielding a closed part of each pixel 4 at the side of incidental light. The black matrix has a laminated structure of low reflective material layers (16M, 16P, 16F) and high reflective metal layers (9, 11, 12) laminated via interlayer insulation film 17. Both are patterned and are partly overlapped on each other and complementarily shield the incidental light. Bare areas of the low reflective metal layers (16M, 16P, 16F) are enlarged looking at them from the top at the side of the incidental light on the counter substrates 2, while the bare areas of the high reflective metal layers (9, 11, 12) are reduced to suppress a surface reflection factor of the black matrix. Thus, multipath reflection in the liquid crystal 3 disappears and contrast is prevented from lowering due to leakage light.



Data supplied from the **esp@cenet** database - Worldwide

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平9-43639

(43) 公開日 平成9年(1997)2月14日

(51) Int.Cl. <sup>6</sup>	識別記号	庁内整理番号	F I	技術表示箇所
G 0 2 F 1/136	5 0 0		G 0 2 F 1/136	5 0 0
G 0 9 F 9/30	3 3 8	7426-5H	G 0 9 F 9/30	3 3 8 Z

審査請求 未請求 請求項の数 5 F D (全 8 頁)

(21) 出願番号 特願平7-215384

(22) 出願日 平成7年(1995)7月31日

(71) 出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72) 発明者 佐藤 拓生

東京都品川区北品川6丁目7番35号 ソニー株式会社内


(74) 代理人 弁理士 鈴木 晴敏

## (54) 【発明の名称】 透過型表示装置

## (57) 【要約】

【課題】 駆動基板側にブラックマトリクスを設けた構造でその多重反射によるコントラストの低下を防止する。

【解決手段】 透過型表示装置の出射側に位置する駆動基板1は画素電極6及びスイッチング素子7を構成単位とする画素4の集合と、個々の画素4の非開口部を入射側から遮光するブラックマトリクスとを有する。ブラックマトリクスは低反射金属層(16M, 16P, 16F)と高反射金属層(9, 11, 12)とを層間絶縁膜17を介して重ねた積層構造を有する。両者はパタン化されて互いに部分的に重なり合い相補的に入射光を遮閉する。対向基板2の入射側から平面的に見て低反射金属層(16M, 16P, 16F)の露出面積を拡大化する一方高反射金属層(9, 11, 12)の露出面積を縮小化してブラックマトリクスの表面反射率を抑制する。これにより液晶3内の多重反射がなくなり漏れ光によるコントラストの低下を防げる。



【特許請求の範囲】

【請求項1】 所定の間隙を介して互いに接合した一対の透明基板と該間隙に保持された電気光学物質とを備えたパネル構造を有し、

入射側に位置する一方の透明基板は対向電極を有し、出射側に位置する他方の透明基板は画素電極及びスイッチング素子を構成単位とする画素の集合と、個々の画素の非開口部を入射側から遮光するブラックマトリクスとを有し、

該ブラックマトリクスは比較的低い反射率を有する低反射金属層と比較的高い反射率を有する高反射金属層とを絶縁膜を介して重ねた積層構造を有し、両者はパタン化されて互いに部分的に重なり合い相補的に入射光を遮閉し、

入射側から平面的に見て該低反射金属層の露出面積を拡大化する一方該高反射金属層の露出面積を縮小化する透過型表示装置。

【請求項2】 前記ブラックマトリクスは該低反射金属層が該高反射金属層よりも入射側に位置し、前者のパタンを後者のパタンの上部に拡張して該ブラックマトリクスの表面反射を抑制する請求項1記載の透過型表示装置。

【請求項3】 前記低反射金属層は行列配置した画素の行方向に沿った遮光パタンを含む一方前記高反射金属層は列方向に沿った配線パタンを含み、該遮光パタンと該配線パタンは互いに補い合っ

てブラックマトリクスを構成する請求項2記載の透過型表示装置。

【請求項4】 前記低反射金属層は、電位固定された該遮光パタンから分離し且つ孤立した浮遊電位の拡張遮光パタンを含んでおり、該拡張遮光パタンは該配線パタンの上部に配置されている請求項3記載の透過型表示装置。

【請求項5】 前記ブラックマトリクスは該高反射金属層が該低反射金属層よりも入射側に位置し、前者のパタンを後者のパタンの上部から選択的に排除して該ブラックマトリクスの表面反射を抑制する請求項1記載の透過型表示装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】 本発明は駆動基板と対向基板と両者の間に保持された液晶等からなるアクティブマトリクス構造の透過型表示装置に関する。より詳しくは、画素電極及びスイッチング素子に加え遮光用のブラックマトリクスを駆動基板側に形成した所謂オンチップブラック構造に関する。

【0002】

【従来の技術】 液晶表示装置はテレビやグラフィックディスプレイ等に盛んに用いられている。その中でも、特にアクティブマトリクス型の液晶表示装置は高速応答性を有し、高画素数化に適しており、ディスプレイ画面の

高画質化、大型化、カラー化等を実現するものとして期待され、研究開発が進められて既に実用化されたものがある。図5に示す様に、このアクティブマトリクス型表示装置は駆動基板101側に走査配線パタンと信号配線パタンを直交する様に設け、その交差部毎にスイッチング素子102と画素電極103とを夫々配設したものである。一方、対向基板104側には対向電極105に加えて通常ブラックマトリクス106が形成されている。このブラックマトリクスは対向基板104側から入射する光を遮断して、光電流によるスイッチング素子102の誤動作を防ぐと共に、行列配置した画素電極103の間を通過する漏れ光を遮断してコントラストの低下を防いでいる。なお、駆動基板101と対向基板104の間隙には液晶107が保持されている。しかしながら、ブラックマトリクス106を対向基板104側に設けると、駆動基板101側とのアライメントを精密に行なわなければならない、組立加工上負担になっている。この様なアライメントずれの対策として、個々の画素電極103とある程度オーバーラップする様にブラックマトリクス106を配設するという方法が通常採用されている。この様にすれば、駆動基板101と対向基板104とを接合する際のアライメント誤差はオーバーラップ部分の寸法までは吸収できる。しかしながら、オーバーラップ部分を設けるとその分ブラックマトリクス106の画素電極103に対する開口面積が縮小化され、開口率が犠牲になり画素の輝度が低下する。なお、ブラックマトリクス106は例えば遮光性を有する金属膜からなり、ある程度入射光を反射する。反射光は対向基板104等で多重反射され、一部は液晶107に進入する。

【0003】

【発明が解決しようとする課題】 この様に、対向基板側にブラックマトリクスを配設する場合には駆動基板と対向基板とを組み合わせる際に生じる位置ずれの問題がある。そこで、ブラックマトリクスを駆動基板側に作り込む所謂オンチップブラック構造が提案されている。同一基板上では画素電極とブラックマトリクスとの位置合わせ精度は1 $\mu$ m程度まで実現可能である。かかるオンチップブラック構造は例えば特開平5-181159号公報に開示されており、図6の模式図に表わしてある。図5の従来例と対応する部分には対応する参照番号を付して理解を容易にしている。しかしながら、駆動基板101側に金属膜等からなるブラックマトリクス106を設け、対向基板104側に遮光層がないオンチップブラック構造では、入射光の多重反射が問題となり、コントラストの低下が発生している。前述した様にブラックマトリクス106は金属膜からなりある割合で入射光を反射する。駆動基板101側に反射層が存在すると、液晶107内を多重反射する光成分が出てくる。液晶107内の多重反射光は液晶107を1回だけ通過する通常光とは偏光面がずれており、この為黒表示の場合にも漏れ光

が生じ、コントラストの低下が生じる。特に、横方向電界によるリバーシルトドメインが存在する領域では多重反射により大量の漏れ光が発生する。対向基板104側からの入射光に限らず、駆動基板101側からの入射光についても多重反射が生じる為コントラストに悪影響を与える。

#### 【0004】

【課題を解決するための手段】上述した従来の技術の課題を解決する為以下の手段を講じた。即ち、本発明にかかる透過型表示装置は所定の間隙を介して互いに接合した一对の透明基板と該間隙に保持された電気光学物質とを備えたパネル構造を有する。入射側に位置する一方の透明基板は対向電極を有する。出射側に位置する他方の透明基板は画素電極及びスイッチング素子を構成単位とする画素の集合と、個々の画素の非開口部を入射側から遮光するブラックマトリクスとを有する。該ブラックマトリクスは比較的低い反射率を有する低反射金属層と比較的高い反射率を有する高反射金属層とを絶縁膜を介して重ねた積層構造を有する。両者はパタン化されて互いに部分的に重なり合い相補的に入射光を遮閉する。特徴事項として、入射側から平面的に見て該低反射金属層の露出面積を拡大化する一方該高反射金属層の露出面積を縮小化する。

【0005】好ましくは、前記ブラックマトリクスは該低反射金属層が該高反射金属層よりも入射側に位置し、前者のパタンを後者のパタンの上部に拡張して該ブラックマトリクスの表面反射を抑制する。具体的には、前記低反射金属層は行列配置した画素の行方向に沿った遮光パタンを含む一方、前記高反射金属層は列方向に沿った配線パタンを含む。この場合、該遮光パタンと該配線パタンは互いに補い合ってブラックマトリクスを構成する。さらに好ましくは、前記低反射金属層は電位固定された該遮光パタンから分離し且つ孤立した浮遊電位の拡張遮光パタンを含んでいる。この拡張遮光パタンは該配線パタンの上部に配置されている。場合によっては、前記ブラックマトリクスは該高反射金属層が該低反射金属層よりも入射側に位置する。この時には、前者のパタンを後者のパタンの上部から選択的に排除して該ブラックマトリクスの表面反射を抑制する。

【0006】本発明によれば低反射金属層と高反射金属層を組み合わせるブラックマトリクスにしている。両者はパタン化されて互いに部分的に重なり合い相補的に入射光を遮閉する。入射側から平面的に見て低反射金属層の露出面積を拡大化する一方高反射金属層の露出面積を縮小化してブラックマトリクスの表面反射を抑制している。これにより液晶内の多重反射によるコントラスト低下を防止できる。例えば、低反射金属層と高反射金属層の何れの層でも遮光が可能な領域については、低反射金属層で遮光を行ない、その上には高反射金属層を設置しない様にする。高反射金属層よりも上層に低反射金属層

が位置する場合には、相補的遮光の為に必要な重なり部分以外にも、高反射金属層の上部に低反射金属層を配置する。あるいは、逆に低反射金属層の上部に高反射金属層が配置されている場合には、相補的遮光の為に必要な重なり部を除いて、低反射金属層の上部に高反射金属層を設置しない様にする。

#### 【0007】

【発明の実施の形態】図1を参照して本発明にかかる透過型表示装置の実施形態を詳細に説明する。(A)は本透過型表示装置の模式的な断面構造を表わしている。図示する様に、本透過型表示装置は所定の間隙を介して互いに接合した一对の透明基板と、この間隙に保持された電気光学物質とを備えたパネル構造を有する。本例では一对の透明基板は駆動基板1と対向基板2とからなり、両者の間には電気光学物質として液晶3が保持されている。対向基板2は入射側に位置し少なくとも対向電極5を備えている。駆動基板1は出射側に位置し、画素電極6及びスイッチング素子7を構成単位とする画素4の集合と、個々の画素の非開口部を入射側から遮光するブラックマトリクスとを有する。図示を簡略化する為1個の画素4のみが示されている。ブラックマトリクスは比較的低い反射率を有する低反射金属層(16M, 16P)と比較的高い反射率を有する高反射金属層(9, 11, 12)とを層間絶縁膜17を介して重ねた積層構造を有する。両者はパタン化されて互いに部分的に重なり合い相補的に入射光を遮閉する。入射側から平面的に見て低反射金属層(16M, 16P)の露出面積を拡大化する一方、高反射金属層(9, 11, 12)の露出面積を縮小化してブラックマトリクスの表面反射を抑制する。本実施形態ではブラックマトリクスは低反射金属層(16M, 16P)が高反射金属層(9, 11, 12)よりも入射側に位置し、前者のパタンを後者のパタンの上部に拡張してブラックマトリクスの表面反射を抑制している。低反射金属層(16M, 16P)は例えばTi膜からなりその膜厚は250nmに設定されている。この場合、低反射金属層の光学濃度は約4であり、極めて大きな遮光性を有すると共に、その反射率は約25%である。一方、高反射金属層(9, 11, 12)は例えばAl膜からなりその厚みは600nm程度である。この高反射金属層の光学濃度は5に及ばない程度であり極めて優れた遮光性を有している。又、その反射率は約95%である。Alからなる高反射金属層とTiからなる低反射金属層との間の容量カップリングの影響が許される限りに於いて、下側の低反射金属層(Al)の上にはなるべく上側の高反射金属層(Ti)を配置する。これにより、駆動基板1の表面反射率を低くでき、例えば150以上のコントラスト比が得られる。この様な対策を施さない場合にはコントラスト比は100以下である。なお、ブラックマトリクスを構成する金属層の材料としては、Ti, Cr, Mo, Ta, W, Al, Cu, Ti

N, CrO等通常の配線材料を用いる事ができる。

【0008】(B)に示す様に、低反射金属層は行列配置した画素電極6の行方向に沿ったマスク遮光パターン16Mを含む一方、高反射金属層は列方向に沿った配線パターン9を含んでいる。マスク遮光パターン16Mと信号配線パターン9は互いに補い合せて格子状のブラックマトリクスを構成する。さらに、低反射金属層は行方向に沿ったマスク遮光パターン16Mに加えてこれから連続する拡張遮光パターン16Fを含んでいる。この拡張遮光パターン16Fは列方向に沿った信号配線パターン9の上部に配置されている。これにより、ブラックマトリクスの表面反射率を低減化できる。

【0009】引き続き図1の(A)を参照して駆動基板1の具体的な構造を詳細に説明する。駆動基板1は上層部と中層部と下層部とに分かれている。上層部は各画素4毎に形成された画素電極6を含む。これに対し、下層部は個々の画素電極6を駆動するスイッチング素子7、画素4の各行に対応して薄膜トランジスタの行を走査する走査配線パターン(図示せず)及び画素4の各列に対応してスイッチング素子7の列に所定の画像信号を供給する信号配線パターン9を含んでいる。なおスイッチング素子7は多結晶シリコン等からなる半導体薄膜10を活性層とする薄膜トランジスタで構成されており、その上にはゲート絶縁膜を介してゲート絶縁膜Gがパタニング形成されている。このゲート電極Gは前述した走査配線パターンに連続している。薄膜トランジスタはゲート電極Gの両側にソース領域S及びドレイン領域Dを備えている。ソース領域S側には一方の引出電極11が接続しており、前述した信号配線パターン9に連続している。ドレイン領域Dには他方の引出電極12が接続している。以上に述べた引出電極11、12及び信号配線パターン9が下側の低反射金属層を構成している。なお、半導体薄膜10には上述した薄膜トランジスタに加え補助容量13も形成されている。この補助容量13は半導体薄膜10を一方の電極とし補助配線パターン14を他方の電極とする。両電極の間にゲート絶縁膜と同層の誘電体膜が介在している。なお、ゲート電極G、走査配線及び補助配線14は同一層からなり、第1層間絶縁膜15により、引出電極11、12から電氣的に絶縁されている。

【0010】上述した上層部と下層部との間の中層部には高反射金属層が介在している。この高反射金属層はマスク遮光パターン16Mとパッド遮光パターン16Pとに分割されている。一方のマスク遮光パターン16Mは画素の行方向に沿って連続的にパタニングされ、少なくとも部分的にスイッチング素子7を遮光する。マスク遮光パターン16Mは第2層間絶縁膜17及び平坦化膜18により上下から挟持されており、前述した下層部及び上層部から絶縁されている。マスク遮光パターン16Mは固定電位に保持されている。この固定電位は、例えば対向電極5の電位と等しく設定されている。一方、パッド遮光パタ

ン16Pは画素4毎に離散的にパタニングされている。パッド遮光パターン16Pは対応する画素電極6とスイッチング素子7との間のコンタクト部Cに介在してその電氣的接続及び遮光を図る。具体的にはパッド遮光パターン16Pは画素電極6と引出電極12との間に介在しており両者の電氣的接続を良好にしている。なお、この引出電極12は前述した様に信号配線パターン9と同一層で形成され、薄膜トランジスタのドレイン領域Dに直接電氣接続している。この引出電極12はブラックマトリクスを構成する高反射金属層の一部であり遮光性を備え互いに分離したパッド遮光パターン16Pとマスク遮光パターン16Mとの間を遮光している。

【0011】(B)を参照してさらに具体的な構造の説明を続ける。図示する様に、マスク遮光パターン16Mは走査配線パターン8と平行にパタニング形成されている。従って、マスク遮光パターン16Mは遮光性を有する信号配線パターン9と交差しており、格子状のブラックマトリクスを構成する。これにより、個々の画素電極6の周囲を遮光して画素の開口を規定する。薄膜トランジスタは信号配線パターン9と同一層で形成された引出電極12を有しておりドレイン領域Dに直接接触している。この引出電極12はパッド遮光パターン16Pを介して上方の画素電極6に電氣接続している。換言すると、パッド遮光パターン16Pは画素電極6と薄膜トランジスタとの間のコンタクト部Cに介在している。引出電極12も遮光性を有しており、互いに分離したパッド遮光パターン16Pとマスク遮光パターン16Mとの間を遮光している。なお、(A)に示した補助配線パターン14は走査配線パターン8と平行に形成されている。補助配線パターン14の一部が半導体薄膜10と重なり合い、前述した補助容量を形成する。

【0012】以上説明した様に、遮光パターン16M、16Pはスイッチング素子7、信号配線パターン9、走査配線パターン8等より上方で、且つ画素電極6より下方に形成されている。マスク遮光パターン16Mは信号配線パターン9、走査配線パターン8、画素電極6の何れとも絶縁されている為、マスクすべき領域全てを最少限の面積で遮光する事ができる。この為、駆動基板1側のみで表示領域の完全遮光が可能になり、アクティブマトリクス型表示装置としての透過率を最大限まで高める事が可能である。又、対向基板2は対向電極5のみを形成すれば良い為、材料費や組立費も軽減可能である。さらに、マスク遮光パターン16Mは固定電位に保持されている為、各画素電極6に対しシールドの役割を果たす事ができる。一方、パッド遮光パターン16Pは画素電極6と引出電極12との間に介在し両者の電氣接続を良好なものにしている。さらに、本発明の特徴事項としてマスク遮光パターン16Mから列方向に沿って拡張遮光パターン16Fが延設されており、下地の信号配線パターン9を覆っている。前述した様に拡張遮光パターン16Fは低反射金属層からな

り、信号配線パターン9は高反射金属層からなる。この信号配線パターン9を拡張遮光パターン16Fで覆う事により、ブラックマトリクス全体としての表面反射率が低くなり、液晶3内の多重反射によるコントラスト低下を抑制している。

【0013】引き続き図1の(A)及び(B)を参照して、本発明にかかる透過型表示装置の製造方法を詳細に説明する。駆動基板1はガラス又は石英等からなり、この駆動基板1の上に減圧CVD法で半導体薄膜10を成膜する。例えば、この半導体薄膜10は50nm程度の膜厚に堆積した多結晶シリコンからなり、薄膜トランジスタの活性層として用いられる。この半導体薄膜10は成膜された後アイランド状にパタニングされる。半導体薄膜10の上に例えば $\text{SiO}_2$ からなるゲート絶縁膜を成膜する。ここで、半導体薄膜10の材料としては多結晶シリコンの他に非晶質シリコン等を用いても良い。又、ゲート絶縁膜の材料としては $\text{SiO}_2$ の他に、 $\text{SiN}$ や酸化タンタル及びこれらの積層膜等を用いても良い。

【0014】次に、駆動基板1の上に走査配線パターン8、ゲート電極G、補助配線パターン14等を同時に形成する。例えば、減圧CVD法により350nm程度の膜厚で多結晶シリコンを堆積した後、不純物をドーピングして低抵抗化を図り、さらに所定の形状にパタニングする。これらの走査配線パターン8、ゲート電極G及び補助配線パターン14の材料としては、多結晶シリコンの他に、Ta、Mo、Al、Cr等の金属やそれらのシリサイド、ポリサイド等を用いても良い。この様にして、半導体薄膜10、ゲート絶縁膜及びゲート電極Gからなる薄膜トランジスタが形成される。本例ではこの薄膜トランジスタはプレーナ型であるが、正スタガ型や逆スタガ型等を採用しても良い。同時に、半導体薄膜10には補助容量13も形成される。

【0015】次に常圧CVD法により600nm程度の膜厚でPSG等を堆積し第1層間絶縁膜15を形成する。この第1層間絶縁膜15は上述した走査配線パターン8、ゲート電極G、補助配線パターン14等を被覆している。この第1層間絶縁膜15には薄膜トランジスタのソース領域Sやドレイン領域Dに達するコンタクトホールが開口されている。第1層間絶縁膜15の上にはブラックマトリクスを構成する下側の高反射金属層として信号配線パターン9や引出電極11、12がパタニング形成されている。例えば、スパッタリング法により600nm程度の膜厚でアルミニウムを堆積し高反射金属層とする。この高反射金属層を所定の形状にパタニングして信号配線パターン9及び引出電極11、12に加工する。一方の引出電極11はコンタクトホールを介して薄膜トランジスタのソース領域Sに接続し、他方の引出電極12は同じくコンタクトホールを介して薄膜トランジスタのドレイン領域Dに接続する。

【0016】信号配線パターン9や引出電極11、12の

上には第2層間絶縁膜17が成膜されており、これらを被覆する。例えば、常圧CVD法により600nm程度の膜厚でPSGを堆積して第2層間絶縁膜17を形成する。この第2層間絶縁膜17には引出電極12に達するコンタクトホールCが開口されている。この第2層間絶縁膜17の上にはブラックマトリクスを構成する上側の低反射金属層としてマスク遮光パターン16M、パッド遮光パターン16P及び拡張遮光パターン16Fが形成されている。例えば、スパッタリング法により250nm程度の膜厚でTiを堆積し、低反射金属層を形成する。この低反射金属層をパタニングしてマスク遮光パターン16M、パッド遮光パターン16P及び拡張遮光パターン16Fに加工する。マスク遮光パターン16Mは表示画素外の領域で固定電位にコンタクトしている。一方、パッド遮光パターン16Pは前述したコンタクトホールCを介して引出電極12にコンタクトしている。さらに、拡張遮光パターン16Fはマスク遮光パターン16Mから延設されており、下地の信号配線パターン9を遮閉している。本例ではマスク遮光パターン16M及び拡張遮光パターン16Fは全表示画素領域に渡って互いに接続されている。

【0017】マスク遮光パターン16M、パッド遮光パターン16P及び拡張遮光パターン16Fを被覆する様に平坦化膜18が成膜される。この平坦化膜18にはパッド遮光パターン16Pに達するコンタクトホールが開口している。平坦化膜18の上には画素電極6が形成されている。例えば、スパッタリング法により150nm程度の膜厚でITO等の透明導電膜を成膜し、所定の形状にパタニングして画素電極6に加工する。この後、ガラス等からなり対向電極5が全面に形成されている対向基板2を駆動基板1に接合する。両基板1、2の間に液晶3を封入する。この液晶3は例えばツイストネマチック配向されている。

【0018】図2(A)、(B)は図1(A)、(B)に示した実施形態の変化例を表わしている。基本的には同一構造を有しており対応する部分には対応する参照番号を付して理解を容易にしている。異なる点は、拡張遮光パターン16Fが電位固定されたマスク遮光パターン16Mから分離し且つ孤立した浮遊電位となっている事である。前述した様に、この拡張遮光パターン16Fは信号配線パターン9の上部に配置されている。本例では信号配線パターン9の負荷容量増大を抑制する為、信号配線パターン9上の拡張遮光パターン16Fを分離してフローティング状態においている。

【0019】図3(A)、(B)は図1(A)、(B)に示した実施形態の他の変化例を表わしている。基本的には同一構造を有しており対応する部分には対応する参照番号を付して理解を容易にしている。異なる点は、上側の高反射金属層が単一の遮光パターン16のみからなる事である。画素電極6はこの遮光パターン16を介してスイッチング素子7を構成する薄膜トランジスタのドレイ

ン領域Dに電気接続している。従って、遮光パタン16は画素電極6と同電位にある。この関係で、本遮光パタン16は画素毎に分離されている。換言すると、図1に示したパッド遮光パタン16Pが拡大されて本遮光パタン16になったといえる。なお、この遮光パタン16は信号配線パタン9の上に延設された拡張部を備えている。場合によっては、この拡張部は図2に示した変化例と同じ様に分離してフローティング状態においても良い。

【0020】図4は図1に示した実施形態のさらに別の変化例を表わしている。異なる点は、スイッチング素子7としてトップゲート型の薄膜トランジスタに代えボトムゲート型の薄膜トランジスタを用いている事である。即ち、駆動基板1の表面にゲート電極Gがパタニングされ、その上をゲート絶縁膜20が被覆している。このゲート絶縁膜20の上にはアイランド状にパタニングされた半導体薄膜10が設けられている。かかる構成を有するボトムゲート型薄膜トランジスタのソース領域Sにはドーフトシリコン11Sを介して信号配線パタン9が接続している。又、ドレイン領域Dには同じくドーフトシリコン12Dを介して引出電極12が接続している。この引出電極12の他端は画素電極6に接続している。信号配線パタン9と引出電極12はエッチングストップパ21により互いに電氣的に分離されている。信号配線パタン9及び引出電極12は層間絶縁膜17により被覆されており、その上には遮光パタン16がパタニング形成されている。層間絶縁膜17によって上下に分離した遮光パタン16と信号配線パタン9及び引出電極12とでブラックマトリクスが構成されている。この遮光パタン16は浮遊電位となっている。ところでブラックマトリクスを構成する2層の金属層の材料は回路設計上及びプロセス設計上の要求特性から決定される為、その反射率は常に上層側が低反射率になるとは限らない。場合によっては、高反射金属層が低反射金属層よりも入射側に位置する事もある。この時には前者のパタンを後者のパタンの上部から選択的に排除してなるべく上層の高反射金属層は下層の低反射金属層の表面を隠さない様にパタニングする。これにより、ブラックマトリクスの表面反射を抑制する事ができる。図4の変化例はこの様な構造を例示したものである。

#### 【0021】

【発明の効果】以上説明した様に、本発明によれば、入射側から平面的に見て低反射金属層の露出面積を拡大化する一方高反射金属層の露出面積を縮小化してブラックマトリクス全体としての表面反射率を抑制している。これにより液晶内の多重反射によるコントラスト低下を効果的に防止する事ができる。

#### 【図面の簡単な説明】

【図1】本発明にかかる透過型表示装置の実施形態を示す模式的な部分断面図及び部分平面図である。

【図2】図1に示した実施形態の変化例を示す部分断面図及び部分平面図である。

【図3】図1に示した実施形態の他の変化例を示す部分断面図及び部分平面図である。

【図4】図1に示した実施形態の別の変化例を示す部分断面図である。



【図5】従来の透過型表示装置の一例を示す断面図である。

【図6】従来の透過型表示装置の他の例を示す断面図である。



#### 【符号の説明】

- |     |           |
|-----|-----------|
| 1   | 駆動基板      |
| 2   | 対向基板      |
| 3   | 液晶        |
| 4   | 画素        |
| 5   | 対向電極      |
| 6   | 画素電極      |
| 7   | スイッチング素子  |
| 8   | 走査配線パタン   |
| 9   | 信号配線パタン   |
| 11  | 引出電極      |
| 12  | 引出電極      |
| 14  | 補助容量配線パタン |
| 15  | 第1層間絶縁膜   |
| 16M | マスク遮光パタン  |
| 16P | パッド遮光パタン  |
| 16F | 拡張遮光パタン   |
| 17  | 第2層間絶縁膜   |
| 18  | 平坦化膜      |



【図 1】




【図 3】




【図 2】



【図 4】



【図 5】





【図 6】

